| |
PROGRAMMA
Prima giornata 26
Ore 9:30 Registrazione Partecipanti
Ore 9:50 Apertura Lavori
Ore 10:00
(I.D’Antone)
Propagazione di segnali ad alta velocità su mezzi fisici.
Attenuazione e distorsione alle alte frequenze. Caratteristiche dei
collegamenti seriali. Segnalazione differenziale in current mode.
Parametri S. Integrità dei segnali e diagramma ad occhio. Cause e
distribuzioni dei vari tipi di jitter. Bit Error Rate.
Ore 11:00 COFFEE BREAK
Ore 11:30 (I.D’Antone)
Architettura dei SERDES. Metodi di segnalazione.
Distorsione e ISI. Tecniche di preenfasi e di equalizzazione. Circuiti
per l’estrazione del clock (CDR, Clock Data Recovery). Separazione dei
vari tipi di jitter nei SERDES. Jitter Budget.
Ore 12:30 DISCUSSIONE
Pranzo
Ore 14:00(I.Lax)
Acquisizione dati da PC con bus standard PCI express.
Confronto con altri sistemi di acquisizione (USB, PCI, VME, …).
Caratteristiche degli FPGA per implementare il PCI express.
Ore 15:30 COFFEE BREAK
Ore 16:00:(I.Lax)
Strumenti software per la progettazione e la verifica di applicazioni PCI express su FPGA.
Ore 17:30 DISCUSSIONE
Seconda giornata 27
Ore 9:30 Apertura Lavori
Ore 9:40(I.Lax)
Realizzazione di un progetto completo PCI express su demo board con FPGA e verifica dell’integrità dei dati su PC.
Ore 11:00 COFFEE BREAK
Ore 11.30 (I.D’Antone)
Descrizione dei componenti di un collegamento in fibra
ottica: trasmettitori, fibre e ricevitori. Parametri che caratterizzano
un canale di trasmissione ottico (attenuazione, dispersione modale e
cromatica, banda passante, BER, ecc…).
Ore 12.30 DISCUSSIONE
Pranzo
Ore 14:00 (R.Travaglini)
Descrizione di collegamenti ad alto rate con Ethernet 10G. Confronto con altri sistemi di comunicazione multi-gigabit. Caratteristiche degli FPGA per realizzare collegamenti Ethernet nella versione 10 Gb/s.
Ore 15:30 COFFEE BREAK
Ore 16:00(R.Travaglini)
Presentazione del software di sviluppo e realizzazione di applicazioni pratiche Ethernet 10G su demo board con FPGA.
Ore 17.30 DISCUSSIONE
Terza giornata 28
Ore 9;30 Apertura Lavori
Ore 9:40 (R.Travaglini)
Tecniche di debugging. Strumentazione per il test di bus e link veloci.
Ore 11:00 COFFEE BREAK
Ore 11:30 (R.Travaglini)
Metodi alternativi di progettazione del firmware.
Ottimizzazione del processo di sviluppo del firmware mediante la
descrizione di algoritmi con linguaggi HDL (HANDEL_C, C++, ecc…) e
confronto con VHDL. Utilizzo di microprocessori embedded per la
gestione dei link come supporto agli FPGA.
Ore 12:30 FINE LAVORI E DISCUSSIONE
|
|
